LAPORAN PEKANAN INDIVIDU

Capstone Project Desain Proyek 2

A. Identitas Mahasiswa

Item	Keterangan
Nama	Calvin Wirathama Katoroy
NPM	2306242395
Program Studi	Teknik Elektro
Kelompok	13
Judul Proyek	P.A.N.D.U (Perangkat Alarm Nirkabel Deteksi Urgensi)
Pekan ke-	11
Periode Tanggal	2 - 7 November 2026
Dosen Pembimbing	Tomy Abuzairi, S.T., M.Sc., Ph.D.

B. Target Mingguan

Target yang direncanakan pada awal pekan berdasarkan WBS dan pembagian tugas kelompok.

No	Target Pekerjaan	Luaran yang Diharapkan	Status
1	Mencocokkan footprint desain PCB dengan modul yang benar-benar dibeli (ukuran fisik diukur langsung)	docs/FOOTPRINT_SPEC_V3.md: Ra-02 (PCB1, PCB3) dan DevKit Vest (PCB1) tidak cocok, TP4056 (PCB2) cocok dalam toleransi 0,5 mm	☐ Belum ☑ Selesai
2	Memperbaiki PCB3 (Gateway): breakout Ra-02, MOSFET 2N7002, jalur 16 mil sesuai permintaan dosen	Salinan EasyEDA: DRC 0, ratline 0, ukuran papan tetap. Skematik PCB3 belum disamakan	☐ Belum ☑ Selesai
3	Memperbaiki PCB1 (Vest): breakout Ra-02 dan footprint DevKit V1 30 pin, rute ulang jalur 16 mil	Salinan EasyEDA: DRC tanpa masalah, ratline 0, 27 net, skematik disamakan (Gambar 1-3)	☐ Belum ☑ Selesai
4	Verifikasi akhir sebelum pemesanan PCB (D/S Q1, cetak 1:1, adopsi ke proyek tim, Gerber)	Sebagian: footprint dan DRC selesai; D/S Q1, cetak 1:1, dan adopsi ke proyek tim belum	☑ Belum ☐ Selesai
5	Perbaikan firmware hasil audit (K1-K4), kalibrasi MPU6050, timeout upload	Belum dikerjakan; kemajuan software pekan ini sekitar 10 persen	☑ Belum ☐ Selesai

C. Logbook Aktivitas Harian

Hari/Tanggal	Uraian Aktivitas	Waktu (Jam)	Bukti/Dokumen
Senin - Rabu (2 - 4 Nov)	Belum tercatat (isi manual bila ada kegiatan, mis. integrasi baterai)	-	-
Kamis (5 Nov)	Audit footprint terhadap modul fisik dan pengukuran ukuran modul (Ra-02 breakout, DevKit V1, TP4056); perbaikan PCB3 dan PCB1 di salinan EasyEDA (footprint Ra-02 breakout, 2N7002, DevKit V1 30 pin dari sumber terbuka, rute ulang jalur 16 mil, DRC 0); penyamaan skematik PCB1; riset perbandingan EasyEDA dan KiCad	8*	docs/FOOTPRINT_SPEC_V3.md, hardware/footprints/ (make_ra02.py, make_devkit_zip_j2j3.py), screenshot EasyEDA (Gambar 1-3)
Jumat - Sabtu (6 - 7 Nov)	Penyusunan draft progres minggu ke-11 dan laporan individu	2*	docs/PROGRESS_PEKAN11.txt, laporan individu Pekan 11

Total Jam Kerja Minggu Ini: 10 Jam (estimasi; sesuaikan dengan catatan pribadi)

D. Realisasi Pekerjaan

1. Aktivitas yang Berhasil Diselesaikan

Tuliskan hasil pekerjaan yang benar-benar telah selesai.

- Mengaudit footprint desain terhadap modul yang dibeli: mengukur modul fisik (Ra-02 breakout dengan jarak antar deret 26 mm dan pitch 2,54 mm; DevKit V1 dengan jarak antar deret 25,4 mm; TP4056 Type-C 28,5 x 17 mm), lalu membandingkan dengan footprint di EasyEDA. Hasilnya, Ra-02 di PCB1 dan PCB3 serta DevKit Vest di PCB1 tidak cocok dengan modul; footprint TP4056 di PCB2 cocok dalam toleransi sekitar 0,5 mm; DevKit Gateway di PCB3 jumlah pinnya cocok.
- Memperbaiki PCB3 pada salinan proyek EasyEDA (proyek tim tidak disentuh): mengganti Ra-02 menjadi footprint breakout, MOSFET Q1 menjadi 2N7002 sesuai BOM, menghapus header antena, memakai jalur 16 mil sesuai permintaan dosen, lalu rute ulang dan Rebuild Copper; hasil DRC 0 dan semua net terhubung dengan ukuran papan tetap.
- Memperbaiki PCB1: memasang footprint Ra-02 breakout dan footprint DevKit V1 30 pin dari repository sumber terbuka. Karena EasyEDA tidak mengizinkan nomor pad bertanda hubung lewat antarmuka, pad dinamai sama dengan pin simbol lewat file impor KiCad sehingga skematik tidak perlu diubah. Skematik disamakan (footprint U6, header H1

dihapus, label LORA_ANT menjadi GND), jalur dirute ulang 16 mil, DRC tanpa masalah dan ratline 0.

- Menyusun spesifikasi footprint dan pemetaan pin (FOOTPRINT_SPEC_V3.md), skrip pembuat footprint (make_ra02.py, make_devkit_zip_j2j3.py), riset perbandingan EasyEDA Pro dan KiCad, draft progres minggu ke-11, dan laporan ini.

2. Luaran yang Dihasilkan

- docs/FOOTPRINT_SPEC_V3.md (temuan, spesifikasi modul, pemetaan pad DevKit V1)
- hardware/footprints/: make_ra02.py, make_devkit_zip.py, make_devkit_zip_j2j3.py, ESP32_DevKitV1_30P_J2J3_import.zip
- Salinan proyek EasyEDA 'Pandu-Capstone-v3-footprint-fix': PCB1 dan PCB3 DRC bersih (Gambar 1-3)
- docs/PROGRESS_PEKAN11.txt dan laporan individu Pekan 11

E. Capaian Teknis Mingguan

Komponen/Subsistem yang Dikerjakan (pilih sesuai tugas)

Subsistem	Target	Realisasi	Persentase
Hardware	Pencocokan footprint PCB dengan modul yang dibeli dan perbaikan PCB1 serta PCB3	Footprint Ra-02 dan DevKit V1 diperbaiki, PCB1 dan PCB3 DRC bersih di salinan; D/S Q1, cetak 1:1, dan adopsi ke proyek tim belum; PCB belum dipesan	80%
Software	Tidak ada target software besar pekan ini	Kemajuan sekitar 10 persen; perbaikan K1-K4, kalibrasi MPU6050, dan timeout upload belum dikerjakan; project Supabase bersama belum ada	80%
Mekanik	Tidak ada target mekanik pekan ini	Tidak dikerjakan; ukuran modul yang diukur menjadi dasar kecocokan footprint dan casing	-
Pengujian	Status uji lapangan dan uji fisik modul	GPS sudah diuji di luar ruangan dan deteksi jatuh terbukti berfungsi (nilai diam g=4,8 belum dikalibrasi); microSD belum diuji karena kartu belum dimasukkan; uji basah sensor air serta SOS dan man-overboard dari hardware ke dashboard belum	70%

Dokumentasi	Spesifikasi footprint, skrip pembuat footprint, progres, dan laporan	FOOTPRINT_SPEC_V3, skrip footprint, progres minggu ke-11, dan laporan individu	90%

Ringkasan Kemajuan

Pekan ini pekerjaan Calvin berfokus pada pencocokan desain PCB dengan modul yang benar-benar dibeli. Audit footprint terhadap ukuran modul fisik menemukan bahwa Ra-02 (PCB1 dan PCB3) dan DevKit Vest (PCB1) tidak cocok dengan modul, padahal dokumen lama menyebut sudah diganti. Footprint diperbaiki pada salinan proyek EasyEDA: Ra-02 menjadi breakout 2,54 mm, DevKit menjadi V1 30 pin, MOSFET menjadi 2N7002, jalur 16 mil sesuai permintaan dosen; PCB1 dan PCB3 lolos DRC dengan semua net terhubung dan ukuran papan tetap. Proyek tim belum diubah; adopsi perubahan, verifikasi D/S Q1, dan cetak 1:1 masih menunggu sebelum PCB dipesan. Di sisi pengujian, GPS sudah diuji di luar ruangan dan deteksi jatuh terbukti, sedangkan nilai diam akselerometer masih perlu dikalibrasi; kemajuan software pekan ini sekitar 10 persen.

F. Permasalahan dan Kendala

No	Kendala	Dampak	Tingkat Risiko
1	Footprint di desain tidak sesuai modul yang dibeli (Ra-02 telanjang vs breakout; DevKitC 38 pin vs DevKit V1 30 pin), sedangkan dokumen lama menyebut sudah diganti	PCB yang dipesan tidak akan bisa dipasangi modul yang sudah dibeli	Tinggi
2	Library EasyEDA tidak punya DevKit V1 30 pin maupun breakout Ra-02, dan nomor pad bertanda hubung tidak bisa diketik lewat antarmuka	Footprint harus dibuat atau diimpor dari sumber terbuka; penomoran manual 30 pad gagal berulang	Sedang
3	Impor perubahan dari skematik ke PCB berusaha mengembalikan footprint lama dan menambah header antena	Perbaikan PCB bisa tertimpa kembali bila diterapkan tanpa memeriksa daftar perubahan	Sedang
4	Antarmuka EasyEDA di browser tidak stabil untuk edit massal (klik canvas bergeser, screenshot timeout)	Proses lebih lambat dan berisiko salah objek	Sedang
5	Skematik PCB3 belum disamakan dengan PCB-nya dan D/S pin Q1 belum diverifikasi	PCB3 belum siap dipesan	Sedang

Analisis Penyebab

Akar masalah footprint adalah dokumen yang menyebut pekerjaan selesai tanpa membandingkan dengan modul fisik; setelah ukuran modul diukur, ketidakcocokan terlihat jelas. Kendala alat muncul karena library EasyEDA tidak memuat modul yang dibeli, sehingga footprint

harus diimpor sebagai file; pendekatan lewat file terbukti lebih andal daripada mengedit pad satu per satu di antarmuka. Impor perubahan dari skematik harus diperiksa baris demi baris agar perbaikan di PCB tidak tertimpa.

G. Tindakan Korektif dan Solusi


Kendala	Solusi/Tindak Lanjut	PIC	Target Penyelesaian
Footprint tidak sesuai modul	Audit terhadap ukuran fisik dan perbaikan di salinan EasyEDA (selesai untuk PCB1 dan PCB3); cetak 1:1 untuk memastikan sebelum pesan	Calvin, Gibran, Rafif	14 November 2026
Skematik PCB3 belum sama dengan PCB, D/S Q1	Menyamakan footprint U1 dan header H2 di skematik PCB3 dan memeriksa pin D/S Q1 terhadap datasheet 2N7002	Calvin	10 November 2026
Adopsi perbaikan ke proyek tim	Menentukan cara memindahkan salinan ke proyek tim agar tidak menimpa pekerjaan anggota lain, lalu ekspor Gerber	Calvin, Gibran	14 November 2026
Nilai diam akselerometer g=4,8 dan temuan kritis audit (K1-K4)	Kalibrasi MPU6050 (WHO_AM_I, range, 1 g), CRC dan sync word LoRa, alarm tidak ditolak server, timeout upload 15-20 detik	Calvin, Gibran	14 November 2026
Uji yang belum selesai	Uji basah sensor air, uji microSD setelah kartu dimasukkan, SOS dan man-overboard dari hardware ke dashboard; project Supabase bersama	Calvin, Rifat	14 November 2026

H. Dokumentasi Kemajuan


Lampirkan:

- Foto kegiatan
- Foto perangkat/prototipe
- Screenshot software/dashboard
- Hasil pengujian
- Diagram revisi
- Bukti commit Git
- Bukti pembelian atau pengadaan (jika relevan)


Minimal 2-3 dokumentasi setiap pekan.



Gambar 1. (5 Nov) Footprint DevKit V1 30 pin di Footprint Manager EasyEDA: pad bernama sama dengan pin simbol U3 (J2-19, J2-14, ...), ukuran pad 1,9 x 1,524 mm.



Gambar 2. (5 Nov) PCB1 (Vest Node) setelah footprint DevKit V1 dan Ra-02 breakout dipasang dan jalur 16 mil dirute ulang; Ratlines 0, Nets 27.



Gambar 3. (5 Nov) Hasil DRC PCB1: 'DRC Check Complete - No issues found' (124 item diperiksa), ratline 0.

I. Kontribusi Terhadap Tim

Koordinasi yang Dilakukan

- Pembagian tugas pekan 11: Calvin mengaudit footprint terhadap modul fisik dan memperbaiki PCB1 serta PCB3 di EasyEDA; Rafif memimpin uji GPS di luar ruangan dan verifikasi deteksi jatuh di breadboard; Gibran menguji ketahanan sensor MPU6050, mengidentifikasi g=4,8 saat diam, dan mengecek jalur SPI microSD; Rifat mengevaluasi status software dan menyesuaikan layout pin PCB; Tri Yoga memeriksa desain blueprint 2D dan model 3D casing (55 x 65 x 23 mm).
- Koordinasi BOM dan pengadaan: ukuran modul yang diukur (Ra-02 breakout, DevKit V1, TP4056) menjadi acuan; TP4056 kedua dan boost MT3608 untuk daya baterai Vest masih perlu dipastikan sebelum pemesanan PCB.
- Koordinasi dengan dosen: permintaan pelebaran jalur tembaga dipenuhi dengan jalur 16 mil pada PCB1 dan PCB3 di salinan EasyEDA; hasil DRC bersih dapat dilaporkan setelah adopsi ke proyek tim.

Kontribusi Pribadi

Berperan mengaudit footprint desain terhadap modul fisik, mengukur modul, memperbaiki PCB3 dan PCB1 pada salinan EasyEDA (Ra-02 breakout, DevKit V1 30 pin, 2N7002, rute ulang jalur 16 mil, DRC), menyamakan skematik PCB1, menyusun spesifikasi footprint dan skrip pembuat footprint, meriset perbandingan EasyEDA dan KiCad, serta menyusun draft progres dan laporan pekan ini.

J. Evaluasi Diri

Yang Berjalan Baik

- Ketidakcocokan footprint ditemukan sebelum PCB dipesan karena desain dibandingkan dengan ukuran modul fisik, sehingga biaya dan waktu pemesanan ulang terhindar.
- Masalah nomor pad bertanda hubung diselesaikan dengan pendekatan lain (file impor) setelah beberapa percobaan manual gagal, dan hasilnya diverifikasi lewat DRC, ratline, dan pencocokan skematik.
- Semua perubahan dikerjakan di salinan proyek sehingga proyek tim tidak rusak, dan temuan, pemetaan pin, serta langkahnya didokumentasikan.

Yang Perlu Diperbaiki

- Dokumen lama menyatakan footprint sudah diganti tanpa verifikasi terhadap modul fisik; setiap klaim 'selesai' perlu bukti ukuran atau cetak 1:1.
- Pencatatan kegiatan harian (Senin sampai Rabu) tidak ada, dan uji fisik (D/S Q1, cetak 1:1, uji basah, SOS dan MOB) masih tertunda.
- Perbaikan firmware hasil audit (K1-K4), kalibrasi MPU6050, dan project Supabase bersama belum dikerjakan; kemajuan software pekan ini sekitar 10 persen.

Pelajaran yang Didapat Minggu Ini

- Ukur modul fisik sebelum menggambar footprint, dan jangan percaya klaim 'sudah diganti' di dokumen tanpa memeriksa desain yang sebenarnya.

- Untuk modul yang tidak ada di library, membuat footprint sebagai file teks lalu mengimpornya lebih andal daripada mengedit pad lewat antarmuka.
- Setiap impor perubahan dari skematik ke PCB perlu diperiksa daftar perubahannya agar perbaikan tidak tertimpa.

K. Rencana Pekan Berikutnya

No	Rencana Kegiatan	Target Luaran	Estimasi Jam
1	Samakan skematik PCB3 dengan PCB-nya, verifikasi D/S Q1, DRC ulang PCB1-PCB3	PCB1-PCB3 konsisten dan DRC bersih	4 Jam
2	Cetak 1:1 dan cocokkan Ra-02, DevKit V1, dan TP4056 dengan modul fisik; adopsi ke proyek tim, ekspor Gerber	File Gerber siap pesan	6 Jam
3	Firmware: kalibrasi nilai diam MPU6050, perbaikan K1-K4 hasil audit, naikkan timeout upload	Firmware terbarui dan hasil uji	8 Jam
4	Uji basah sensor air, uji microSD setelah kartu dimasukkan, SOS dan man-overboard; project Supabase bersama bersama Rifat	Hasil uji lapangan dan backend bersama	6 Jam

L. Persetujuan

Mahasiswa

Nama: Calvin Wirathama Katoroy
Tanda tangan:



Tanggal: 7 November 2026

Ketua Kelompok

Nama: Adhi Rajasa Rafif
Tanda tangan:



Tanggal: 7 November 2026

Catatan Pembimbing

.....
.....
.....